SALDRAGON® 1 系列 FPSoC
IO 用户手册

上海安路信息科技股份有限公司

UG_1210（v1.1）2025 年 2 月

术语/缩略词

缩略词	英文全拼	中文释义
FPGA	Field Programmable Gate Array	现场可编程门阵列
FPSoC	Field Programmable System On Chip	现场可编程系统级芯片
LVTTL	Low Voltage Transistor Logic	低电压晶体管逻辑
LVCMOS	Low Voltage CMOS	低压互补金属氧化物半导体
LVDS	Low-Voltage Differential Signaling	低电压差分信号
HSTL	High-speed Transceiver Logic	高速收发逻辑

目 录

术语/缩略词 I

1 简介 1

2 输入输出缓冲器（IOB） 2

2.1 IOB 简介 2

2.2 DR1 系列 FPSoC 器件 I/O BANK 规则 4

2.3 DR1 系列 FPSoC 器件供电 6

2.4 DR1 系列 FPSoC 器件 PL 侧端接 6

2.5 DR1 系列 FPSoC 器件 PL 侧 IO 属性和约束 6

2.6 DR1 系列 FPSoC 器件支持 I/O 标准和端接 10

2.6.1 LVTTL 10

2.6.2 LVCMOS 10

2.6.3 LVDS 11

2.6.4 LVPECL_E 15

2.6.5 LVDS_E 15

2.6.6 HSTL 17

2.6.7 Vpad 不等于 V_{CCIO} 应用场景下的 I/O 属性设置 17

3 输入输出逻辑（IOL） 18

3.1.1 输入寄存器(PL IO) 18

3.1.2 输出寄存器(PL IO) 21

4 PS-PL 接口信号(PSIO-PLIO) 26

版本信息 27

免责声明 27

1 简介

本手册主要介绍 SALDRAGON®1（以下简称 DR1）系列 FPSoC 的 I/O 资源，分两个部分进行展开。第一部分输入输出缓冲器（IOB）主要描述了输入和输出驱动单元，同时介绍不同 I/O 可支持的基本配置项，最后给出多种标准接口的详细介绍和端接示例电路图。第二部分 I/O 的逻辑资源主要描述输入/输出数据寄存器、双倍数据速率（DDR）架构，以及输入/输出延迟单元（IDELAY 和 ODELAY）。

DR1 系列 FPSoC 器件 I/O 支持高速 I/O 接口标准（LVDS）和基本的 I/O 接口标准。下表主要列出了 I/O 支持的功能和电气特性。

表 1-1 DR1 I/O 支持的功能

Feature	PL I/O Banks	PS I/O Banks
3.3v I/O standards	Supported	Supported
2.5v I/O standards	Supported	Supported
1.8v I/O standards	Supported	Supported
1.5v I/O standards	Supported	-
LVDS18 standards	Supported	-
LVDS25 standards	Supported	-
HSTL18_I	Supported	-
Emulated LVDS	Supported	-
Emulated LVPECL	Supported	-
Drive Strength control	Supported	Supported
Slew Rate control	Supported	Supported
Hysteresis	Supported	-
PCI clamp	Supported	-
Pre-emphasis	Supported	-
Internal differential termination(DIFF_TERM)	Supported	-
Hot Socket	Supported	-
IDELAY[1, 3, 4]	Supported	-
ODELAY[1, 2, 4]	Supported	-

注：

1. PL IO 支持动态输入延迟调节，不支持动态延迟输出调节。动态延迟调节和静态延迟调节范围一致；
2. PL IO 使用 ODELAY 时，需要保证 IO 内部的寄存器被打开才能使用，否则无法生效；
3. 当 PL IO 选择全局时钟引脚 T（GCLKIOTx）端时，无法使用 IDELAY 延迟功能；
4. PS IO 不支持动态输入/输出延迟调节功能和静态输入/输出延迟调节功能。

2 输入输出缓冲器（IOB）

2.1 IOB 简介

DR1 系列 FPSoC 器件具有可配置、高性能的 I/O 驱动器和接收器，可支持丰富的标准接口,并且支持热插拔功能。

- ■ PL IO 支持的电平标准：
- 单端 I/O 标准输出（LVCMOS33、LVCMOS25、LVCMOS18、LVCMOS15、LVTTL33、HSTL18_I）
- 单端 I/O 标准输入（LVCMOS33、LVCMOS25、LVCMOS18、LVCMOS15、LVTTL33、HSTL18_I）
- 差分 I/O 标准输出（LVDS25、LVDS18、LVPECL25_E[1]、LVPECL33_E[1]、LVDS25_E、LVDS33_E）
- 差分 I/O 标准输入（LVDS25、LVDS18[2]）
- ■ PL IO 支持上述电平标准的同时，支持以下配置项：
- 输出驱动能力调节（4mA、8mA、12mA、16mA）
- 输出 Slew Rate 调节(Fast、Medium、Slow)
- 弱上拉/下拉电阻选择配置
- PCI Clamp 使能
- Bus Hold 功能使能
- 输入迟滞功能
- 预加重功能
- ■ PS I/O 支持的电平标准：
- 单端 I/O 标准输出(LVCMOS33、LVCMOS25、LVCMOS18)
- 单端 I/O 标准输入(LVCMOS33、LVCMOS25、LVCMOS18)
- ■ PS I/O 支持上述电平标准的同时，支持以下配置项：
- 输出驱动能力调节（4mA、8mA、12mA、16mA、20mA）
- 输出 Slew Rate 调节(Fast、Medium、Slow)
- 弱上拉/下拉电阻/高阻/保持选择配置

注：

1. LVPECL25_E、LVPECL33_E、LVDS25_E、LVDS33_E 的输出，由 LVCMOS I/O 搭配板级电阻网络实现其功

能。

2. 对于 PL I/O 差分输入，I/O 仅支持 LVDS25 和 LVDS18 信号输入而且对差分和共模信号范围有明确要求。对外部电路发送来的 LVDS25 和 LVDS18 信号，需要检查信号共模和差分信号有没有超出 I/O 输入范围。如果超过 I/O 输入范围，必须要使用板级电阻电容网络调节差分和共模电平以满足 I/O 信号范围要求，具体参数请参照《DS1200_DR1_Datasheet》交直流参数章节。超出 I/O 规定的共模和差分范围会导致 I/O 工作不正常甚至损坏芯片。

下图所示为 PL I/O 及其与内部逻辑和器件焊盘的连接示意。



图 2-1 基本的 PL I/O 框图

2.2 DR1 系列 FPSoC 器件 I/O BANK 规则

DR1 系列 FPSoC 器件 IO BANK 分布如下图下表所示。

表 2-1 DR1 器件 IO BANK 分布

器件型号	PL I/O BANK 分布	PS I/O BANK 分布	MIPI BANK
DR1M90GEG484/ DR1V90GEG484/	bank0, 11, 31, 32, 33	bank200, 201, 202, 203	N
DR1M90MEG484/ DR1V90MEG484	bank0, 11, 31, 32, 33	bank200, 201, 202, 203	Y
DR1M90GEG400/ DR1V90GEG400	bank0, 11, 32, 33	bank200, 201, 202, 203	N



图 2-2 DR1M90GEG484 和 DR1V90GEG484 器件 BANK 示意图



图 2-3 DR1M90MEG484 和 DR1V90MEG484 器件 BANK 示意图



图 2-4 DR1M90GEG400 和 DR1V90GEG400 器件 BANK 示意图

2.3 DR1 系列 FPSoC 器件供电

V_{CCIO}

V_{CCIO}电源是 DR1 系列 FPSoc 器件 I/O 电路的主要电源，主要用于为 DR1 系列 FPSoC 器件的 I/O BANK 供电。同时要求在给定 I/O BANK 内所有的V_{CCIO}电源必须匹配配置的 I/O 电平标准。提供错误的V_{CCIO}电压可能导致设备损坏或者功能失效。

V_{CCAUX}

全局辅助（V_{CCAUX}）电源主要用于为 DR1 系列 FPSoC 器件 I/O 及内部模拟电路模块提供电源。

V_{CCINT}

内核电压（V_{CCINT}）电源主要用于为 DR1 系列 FPSoC 器件内部的逻辑门和触发器供电。

V_{CCADC}

ADC 供电电压（V_{CCADC}）电源主要用于为 DR1 系列 FPSoC 器件 ADC 模块提供电源。

V_{CCPLL_PS}

PLL 供电电压（V_{CCPLL_PS}）电源主要用于为 DR1 系列 FPSoC 器件 PS 侧 PLL 模块提供电源。

V_{CCDPHY}

MIPI 供电电压（V_{CCDPHY}）电源主要用于为 DR1 系列 FPSoC 器件 MIPI DPHY 模块提供电源。

配置期间和配置后 I/O 的状态

DR1 系列 FPSoC 器件 PL 侧的 I/O 中包含配置功能的引脚，专用于芯片的功能配置。并且配置引脚相关 Bank 电压可接 1.5V～3.3V。有关更多详细信息，请参见 DS1200 文档。

2.4 DR1 系列 FPSoC 器件 PL 侧端接

DR1 系列 FPSoC 器件 PL 侧的 I/O bank 具有可选片上差分电阻功能，并且可以根据用户需要设置是否打开端接电阻，软件中差分端接电阻大小为 100Ω，具体软件设置方法如下所示：

set_pin_assignment {en} { LOCATION = N19; IOSTANDARD = LVDS25; DIFFRESISTOR = 100;}

2.5 DR1 系列 FPSoC 器件 PL 侧 IO 属性和约束

软件中提供了多种 I/O 约束功能，通过与这些功能相关的属性和约束，可以访问 DR1 系列 FPSoC 器件 PL 侧 I/O 资源功能（例如：位置约束，输入延迟，Slewrate 等设置）。

- 位置约束

实际应用中必须使用位置约束来实例化 I/O 的位置，位置约束的名称为所有外部端口的标识符（例

如：A1,B8,N5 等），这些位置约束的值取决于芯片类型和封装信息。在软件 ADC 中的位置约束使用以下语法：

set_pin_assignment {定义的输入/输出引脚名称} { LOCATION = 实际芯片端口的名称; }

例如：

set_pin_assignment { clk_25m } { LOCATION = N19; }

■ IO Standard

IO Standard 属性可用于选择合适的 I/O 标准值， IO Standard 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { IOSTANDARD = IO Standard 属性； }

例如：

set_pin_assignment { clk_25m } { LOCATION = N19; IOSTANDARD = LVCOMS33; }

■ Slewrate 属性

Slewrate 属性值主要用于配置 I/O 输出缓冲区所需要的压摆率，对于 LVCMOS,LVTTL 等可以通过 Slewrate 属性设置所需要的压摆率。软件中 Slewrate 允许值为:Slewrate=Slow/Medium/Fast;Slewrate 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} {SLEWRATE = Slewrate 属性； }

例如：

set_pin_assignment { high_t } { LOCATION = N19; SLEWRATE = Slow; }

■ Drivestrength

Drivestrength 可以为 LVCMOS 和 LVTTL 电平输出缓冲器提供指定需要的驱动强度（以 mA 为单位），

Drivestrength 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输出引脚名称} { DRIVESTRENGTH =Drivestrength 值； }

例如：

set_pin_assignment { led[3] } { LOCATION = N19; DRIVESTRENGTH = 12; }

■ IO PullType 属性

DR1 系列 FPSoC 器件 PL 侧的输入、输出、双向 I/O 可以具有弱上拉，下拉，保持的功能，可以通过以下约束值来调用此功能：

- PULLUP

- PULLDOWN
- KEEPER
- NONE

PullType 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { PULLTYPE = PullType 值；}

例如：

set_pin_assignment { clk_25m } { LOCATION = N19; PULLTYPE = PULLDOWN; }

■ PackReg 属性

DR1 系列 FPSoC 器件 PL 侧支持将输入和输出的寄存器打包到 I/O pad 中，可以通过以下约束值来调用此功能；

- Auto:表示按照全局设定值
- ON:开启
- OFF：关闭

PackReg 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { PACKREG =PackReg 值；}

例如：

set_pin_assignment { IO19} { LOCATION = N19; PACKREG = ON; }

■ InDelay 属性

DR1 系列 FPSoC 器件 PL 侧支持 I/O 输入延迟单元的静态设置，可以通过以下的调节范围设置 I/O 的输入延迟

PL IO：

- Delay 范围：最小为 215ps，最大为 1357ps
- 级数：32 级

InDelay 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { **INDEL** = **InDelay** 值；}

例如：

set_pin_assignment { IO20} { LOCATION = N19; INDEL = 3; }

■ OutDelay 属性

DR1 系列 FPSoC 器件 PL 侧支持 I/O 输出延迟单元的静态设置，可以通过以下的调节范围设置 I/O 的输出延迟.

PL IO：

- Delay 范围：最小为 145ps，最大为 256ps
- 级数：4 级

OutDelay 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { **OUTDEL**= OutDelay 值；}

例如：

set_pin_assignment { IO21} { LOCATION = N19; OUTDEL = 2; }

2.6 DR1 系列 FPSoC 器件支持 I/O 标准和端接

以下概述了 DR1 系列 FPSoC 器件支持的 I/O 电平标准和选项，同时介绍了各种电平下建议支持的端接方式。具体电平列表如下表所示

表 2-2 支持电平标准

Standard	PL Bank I/O	PS Bank I/O
LVTTL	Support	-
LVCMOS	Support	Support
LVDS	Support	-
LVDS_E OUTPUT	Support	-
LVPECL_E OUTPUT	Support	-
HSTL18_I	Support	-

2.6.1 LVTTL

LVTTL（低电压晶体管逻辑）是通用的 I/O 电平标准，主要用于 3.3v 供电（V_{CCIO}）的应用，同时不需要参考电压，下图显示为 LVTTL 串联端接的示例电路。



图 2-5 LVTTL 串联端接

2.6.2 LVCMOS

LVCMOS(低压互补金属氧化物半导体)是在 CMOS 晶体管中实现的一种广泛电平标准。DR1 系列 FPSoC 器件支持 LVCMOS 标准。下图显示为 LVCMOS 串联端接的示例电路。



图 2-6 LVCMOS 串联端接

2.6.3 LVDS

LVDS（Low-Voltage Differential Signaling）低电压差分信号，是一种低振幅差分信号技术。它使用幅度非常低的信号（约 350mV）通过一对差分 PCB 走线或平衡电缆传输数据。由于电压信号幅度较低，而且采用恒流源模式驱动。LVDS I/O 标准只在 PL I/O bank 可用。当选择 LVDS25 I/O 标准时，要求 V_{CCIO} 的电压为 2.5V。当选择 LVDS18 I/O 标准时，要求 V_{CCIO} 的电压为 1.8V。使用错误的电平标准可能导致器件寿命缩短，甚至损坏器件。

DR1 系列 FPSoC 器件 PL 侧的 I/O 作为输出时，True LVDS 直接输出 LVDS 电平标准，无需外部匹配电阻。DR1 系列芯片作为 LVDS 发送端的直流耦合电路示意如下图所示。DR1 系列芯片作为 LVDS 接收端的直流耦合电路示意如图 2-6 所示（图中使用内部 100Ω端接电阻）。需要注意的是当接收端信号幅值（|Vp-Vn|）大于 400mv 时，必须采用片外 100Ω电阻，同时关闭片内 100Ω端接电阻，而且要在板级做差分信号的衰减以保证信号幅度要求。最后必须检查 I/O 口的共模电压范围是否满足 DS1200 中定义的要求，如果共模电压范围不能满足则不能使用直流耦合而需使用交流耦合。



图 2-7 LVDS 发送直流耦合电路



图 2-8 LVDS 接收直流耦合电路（内部端接）

注：如果使用 LVDS25 电平标准作为接收时，必须外部端接 100Ω电阻或者打开内部 100Ω电阻，以免造成器件损坏，LVDS18 电平无此限制。

DR1 系列 FPSoC 器件 PL 侧的 I/O 作为 LVDS 输入时，使用交流耦合电路可以实现对差分信号滤除直流偏置，有利于在接收端建立符合需要的共模电平。LVDS25/LVDS18 差分标准交流耦合示意电路如下图所示，R_P 和 R_S 电阻应根据实际 LVDS 接收的共模电压进行计算得出，不同 LVDS 标准的共模电压和差模电压，详见 DS1200 交直流特性章节。交流耦合电容值建议在 0.01uF～0.1uF 之间选取。R_{DIFF} 端接电阻可以选择内部 100Ω或者板级 100Ω。需要指出的是在图 2-9 和图 2-10 中我们都假设外部器件发送的差分信号范围满足 DR1 系列 FPSoC 器件 PL 侧的 I/O 要求，所以在板级只通过电阻分压产生需要的共模电平，如果外部器件发送的差分信号过大，还需要在板级做相应的信号衰减。



图 2-9 LVDS AC 耦合电路（LVDS25）



图 2-10 LVDS AC 耦合电路（LVDS18）

如果 BANK 电压为 2.5V，既支持 LVDS 的输出，也支持 LVDS 的输入。共模电压要求详见 DS1200 文档中交直流特性章节。如果对端发送差分信号的共模电压符合要求，可以使用 DC 耦合电路设计，如果对端信号的共模电压不符合，设计时需要使用 AC 耦合电路。

如果 BANK 电压为 1.8V，既支持 LVDS 的输出，也支持 LVDS 输入，共模电压要求详见 DS1200 文档中交直流特性章节。如果对端发送信号的共模电压符合要求，可以使用 DC 耦合电路设计，如果对端信号的共模电压不符合要求，设计时需要使用 AC 耦合电路。

不同电平 AC 耦合参考电路如下图所示。



图 2-11 LVDS 接收交流耦合电路(BANK 电压 1.8V,接收 LVDS25 信号)



图 2-12 LVDS 接收交流耦合电路(BANK 电压 2.5V,接收 LVDS18 信号)

其中：RS 和 RL 为匹配电阻网路，需要保证 2*RS+RL=100 ohm。同时接收端差模电压调节也需要该电阻网络。具体差模电压调节公式如下所示：

$$\mathrm{Vid} = \frac{R_L}{R_L+2*R_S} * V_{input} \qquad \text{公式 2-1}$$

同时对于设计有如下限制和要求：

- V_{CCIO} 和 V_{CCAUX} 电源的波动范围：参照《DS1200_DR1_Datasheet》;
- LVDS 信号接收差模电压范围：100mV～400mV;
- AC 耦合之后 LVDS 信号的摆幅波动范围：+/-5%;
- 当差分输入摆幅大于 400mV 时，只能使用外接 100Ω差分匹配电阻

如果接收信号差模电压幅度能够满足要求，并且不需要调节差模电压幅度。RS 和 RL 匹配电阻网路可以使用端接 100Ω电阻来代替（只能使用外部 100Ω端接电阻）。具体替换方式如图所示：



图 2-13 LVDS 接收匹配电阻替换方案

2.6.4 LVPECL_E

DR1 系列 FPSoC 器件 PL 侧的 I/O 只支持 LVPECL_E 输出。当 LVPECL_E 作为输出时，需要外接 3R 电阻网络对输出电压摆幅进行衰减以满足差分标准，如下图所示为 LVPECL_E 输出 3R 电阻网络电路示意。下表所示给出了 LVPECL_E 推荐电阻值和信号幅值。



图 2-14 LVPECL_E 输出 3R 电阻网络

表 2-3 LVPECL_E 推荐电阻值

电 阻（Ω）		信号幅值（mv）|Vop-Von|
R_S	R_P	LVPECL_E
93	196	800
115	160	650

注：

1. 数据基于驱动能力设定为 LVCMOS33 16mA，接收器带 100Ω外接端接电阻，并且内阻为 R=10Ω。

2.6.5 LVDS_E

DR1 系列 FPSoC 器件 PL 侧 I/O 都支持 LVDS_E 电平标准输出。要外接 3R 电阻网络对输出电压摆幅进行衰减以满足 LVDS 标准，如下图所示。可以通过改变电阻网络值来降低功耗或者改善噪声容限。下表所示给出了 Emulated LVDS 推荐电阻值和信号幅值。

表 2-4 Emulated LVDS 推荐电阻值

电 阻（Ω）		信号幅值（mv）|Vop-Von|	
R_S	R_P	LVDS25_E	LVDS33_E
300	118	195	256

电 阻（Ω）		信号幅值（mv）|Vop-Von|	
210	127	270	355
150	140	365	483
115	160	460	610

注：

1. 数据基于驱动能力设定为 8mA，接收器的 100 欧端接电阻可以是片上电阻也可以是片外电阻，当接收端信号幅值大于 400mv 时必须采用片外电阻。此时内阻 R 为 20Ω。

2. 此处的信号幅值为差分单端数值，实际信号差分峰峰值应为信号幅值的两倍。



图 2-15 Emulated LVDS 输出 3R 电阻网络

2.6.6 HSTL

HSTL（high-speed transceiver logic）高速收发逻辑，是由 JEDEC（JESD8-6)定义的通用高速总线标准；DR1 器件的 PL I/O 支持 1.8V 标准的 HSTL 的 class_I。

2.6.6.1 HSTL18_I

HSTL_18_I 电平外部端接如下所示；



图 2-16 HSTL18_I 外部端接（单向）

2.6.7 Vpad 不等于 V_{CCIO} 应用场景下的 I/O 属性设置

Vpad 是指 pad 的电压，V_{CCIO}是指 bank I/O 电压。下表给出了电压不匹配时推荐的 I/O 属性设置。

表 2-5 不同应用场景下 IO property 设置说明（PL I/O）

I/O 类型	Property	应用场景			
		输入		输出	
		V_{CCIO}+10%>Vpad>V_{CCIO}	Vpad<V_{CCIO}	输出高电平>V_{CCIO}	Vpad<V_{CCIO}
PL	PCI Clamp	关闭	关闭	关闭	关闭
	Pull Up	关闭	关闭	关闭	关闭
	NA	NA	NA	assign opad=oen?odata:1'bz	assign opad=oen?odata:1'bz

注：

1. 输入电平判决遵守数据手册中关于 I/O 直流电学特性描述。

3 输入输出逻辑（IOL）

DR1 器件的 IOL 逻辑支持多种工作模式。本章节主要介绍 IOL 资源支持的工作模式。工作模式如下表所示。

表 3-1 IOL 支持工作模式

模式		PL I/O
输入寄存器	BYPASS	√
	SDR	√
	iDDRx1	√
	iDDRx2	√
输出寄存器	BYPASS	√
	SDR	√
	oDDRx1	√
	oDDRx2	√
	oDDRx2L	√

注：

1. 在 PL IO 用作 LVDS 输出时，若启用 pre_emp（预加重）功能，需要同步配置 ODDR。

2. PS IO 不支持 IOL 功能。

3.1.1 输入寄存器(PL IO)

输入输出逻辑（IOL）中的输入寄存器用来处理高速接口，将其降低为内部核心逻辑可以处理的频率。输入寄存器中均包含可配置延时单元作为数据采样处理辅助。在此基本功能基础上增强了对通用双边沿数据(GDDR)的支持。



图 3-1 输入寄存器框图

a） 普通输入模式

普通模式下的 IO 逻辑如下图所示，此模式下信号直接进入内部逻辑。

图 3-2 普通输入模式框图

b） SDR 输入模式

相比普通模式，如下图所示，SDR 模式使用了 IOL 寄存器，可以有效地改善 IO 的时序性能。



图 3-3 SDR 输入模式框图

c） DDR 输入模式

DR1 器件 IOL 中有专用的寄存器用以支持 iDDRx1 和 iDDRx2 模式。

■ iDDRx1 同沿输入模式



图 3-4 iDDRx1 同沿输入模式框图

在 iDDRx1 同沿模式，DFF5 和 DFF6 分别在下降沿和上升沿采样输入数据，DFF8 把 Q1 数据同步到时钟上升沿。由于 DFF8 的引入 Q1 数据相对于 Q0 要晚一个时钟周期，时序如下图所示。



图 3-5 iDDRx1 同沿输入模式

■ iDDRx1 同沿 Pipelined 输入模式



图 3-6 iDDRx1 同沿 Pipelined 输入模式框图

在 iDDRx1 同沿模式中 Q1 相对于 Q0 要晚一个时钟周期，为补偿该延时，引入 DFF10，如上图所示。时序如下图所示。



图 3-7 iDDRx1 同沿 Pipelined 输入模式

■ iDDRx2 输入模式

iDDRx2 模式下，可以支持更高的 IO 速度。PAD 与内部逻辑速率比为 4:1。该模式下第一级采样 DFF 由 SCLK 触发，实现高速数据的采样和 1:2 的分离。第二级分离 DFF 由系统时钟 PCLK 触发，实现数据与内核逻辑的同频。PCLK 为 SCLK 速度的一半。



图 3-8 iDDRx2 输入模式



图 3-9 iDDRx2 时钟参考方案

上图推荐了一种 iDDRx2 时钟参考方案，可满足 SCLK 和 PCLK 的相位关系要求：SCLK 由 IOCLK 驱动，PCLK 由 LCLK 驱动。



图 3-10 iDDRx2 输入模式时序

PCLK 和 SCLK 相位差不超过 1/2 个 SCLK，如果超过需要在设计中进行逻辑对齐，避免数据错拍。

d) 输入延时单元

每一个 IOL 逻辑单元内都包含一个可编程输入延时单元，支持 32 级调节。加强对源同步功能的支持。DR1 器件 PL IO 使用 IDELAY 条件下，Delay 范围最小为 215ps，最大为 1357ps。

3.1.2 输出寄存器(PL IO)

输入输出逻辑（IOL）中的输出寄存器用来处理内部核心逻辑到高速 I/O 接口的时序。如下图所示，给出了输出寄存器框图。



图 3-11 输出寄存器框图

a) 普通输出模式

普通输出模式下的 IO 逻辑如下图所示，此模式下信号直接从内部逻辑输出到 PAD。



图 3-12 普通输出模式框图

b) SDR 输出模式

相比普通模式，如下图所示，SDR 模式使用了 IOL 寄存器，可以有效地改善 IO 的时序性能。



图 3-13 SDR 输出模式框图

c) DDR 输出模式

DR1 器件 IOL 中有专用的寄存器用以支持 oDDRx1 和 oDDRx2 模式。

■ oDDRx1 输出模式



图 3-14 oDDRx1 输出模式框图

在 oDDRx1 模式，数据 DO0 和 DO1 被 SCLK 同沿采样进 DFF7 和 DFF8，并分别在上升沿和下降沿输出到 Opad，时序如下图所示。



图 3-15 oDDRx1 输出模式

■ oDDRx2 输出模式

oDDRx2 模式下，可以支持更高的 IO 速度。PAD 与内部逻辑速率比为 4:1。该模式下第一部分 DFF 由系统时钟 PCLK 触发，实现数据的采样和 2:1 并串转换。第二部分 DFF 由高速 SCLK 触发，实现数据高速串行输出。PCLK 为 SCLK 速度的一半。



图 3-16 oDDRx2 输出模式



图 3-17 oDDRx2 时钟参考方案

上图推荐了一种 oDDRx2 时钟参考方案，可满足 SCLK 和 PCLK 的相位关系要求：SCLK 由 IOCLK 驱动，PCLK 由 LCLK 驱动。

除此之外，也可采用 SCLK 由 PLL 输出驱动，PCLK 由同一 PLL 的另外一路输出驱动产生的方案。



图 3-18 oDDRx2 输出模式时序

PCLK 和 SCLK 相位差不超过 1/2 个 SCLK，如果超过需要在设计中进行逻辑对齐，避免数据错拍。

■ **oDDRx2L 输出模式**

与 oDDRx2 相比，oDDRx2L 模式直接使用内部 sclk 的 2 分频作为 pclk。ODDRx2L 模式下内部分出的 sclk/2 和 sclk 为同沿对齐的相位关系。



图 3-19 oDDRx2L 输出模式



图 3-20 oDDRx2L 输出模式时序

d) 输出延时单元

每一个 IOL 逻辑单元内都包含一个可编程输出延时单元，总共支持 4 级调节，DR1 系列 PL IO 使用 ODELAY 条件下，Delay 范围最小为 145ps，最大为 256ps。

4 PS-PL 接口信号(PSIO-PLIO)

PSIO 是用户使用 I/O 外设的一种基本连接方式，用户可通过软件设置复用 PSIO 管脚，实现不同的外设管脚功能。同时，DR1 器件提供 FPSoC 逻辑扩展 I/O(PLIO)，将 PS 侧的 I/O 外设共享到 PL 的管脚。连接方式可参考下面示意图：

非 Boot 相关的外设可通过 PSIO MUX 进行选择连接通路。当 PSIO MUX 无配置时，信号默认去往 PLIO 接口。与 Boot 相关的外设连接 PSIO 接口实现外设功能，具体请参考《UG1214_安路科技 DR1 系列 FPSoC 产品说明书》的启动模式章节。



图 4-1 PSIO-PLIO 示意图

版本信息

日期	版本	修订记录
2024/1/12	0.1	发布初版本
2024/07/26	1.0	首次发布正式版本
2025/2/10	1.1	1.更新术语/缩略词 2.在 2.2 章节中新增了 DR1M90GEG400/DR1V90GEG400 器件的相关信息。 3..更新了第 4 章节中 PSIO-PLIO 的相关描述。

版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。